我要投搞

标签云

收藏小站

爱尚经典语录、名言、句子、散文、日志、唯美图片

当前位置:正版王中王 > 仿真 >

verilog中的时序仿真

归档日期:08-10       文本归类:仿真      文章编辑:爱尚语录

  用verilog编程然后进行仿真比如简单的与门c=aANDb有时序仿真和功能仿真功能仿真的波形自己能看明白就是与门时序仿真就不明白了时序仿真是什么作用又是什么...

  用verilog编程 然后进行仿真比如简单的与门 c=a AND b有时序仿真和功能仿真功能仿真的波形自己能看明白 就是与门时序仿真就不明白了时序仿真是什么 作用又是什么

  可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。

  展开全部1. 功能仿真 ( 前仿真 )功能仿真是指在一个设计中, 在设计实现前对所创建的逻辑进行的验证其功能是否正确的过程。布局布线以前的仿真都称作功能仿真, 它包括综合前仿真( Pre-Synthesis Simulation )和综合后仿真( Post-Synthesis Simulation )。 综合前仿真主要针对基于原理框图的设计 ; 综合后仿真既适合原理图设计 , 也适合基于 HDL 语言的设计。2. 时序仿真(后仿真)时序仿真使用布局布线后器件给出的模块和连线的延时信息, 在最坏的情况下对电路的行为作出实际地估价。 时序仿真使用的仿真器和功能仿真使用的仿真器是相同的, 所需的流程和激励也是相同的; 惟一的差别是为时序仿真加载到仿真器的设计包括基于实际布局布线设计的最坏情况的布局布线延时, 并且在仿真结果波形图中,时序仿真后的信号加载了时延,而功能仿真没有。

本文链接:http://merlejacobs.com/fangzhen/857.html